\*\* Result [Utility-model] \*\* Format(P801) 10. Dec. 2001 1985-126657 [1985/08/20] Application no/date: [1989/03/13] Date of request for examination: 1987- 34449[1987/02/28] Public disclosure no/date: Examined publication no/date (old law): Registration no/date: Examined publication date (present law): PCT application no: PCT publication no/date: Applicant: SANYO ELECTRIC CO LTD Inventor: SENOO YUTAKA, OOIMA SUSUMU


GO2F 1/133 , 327 G09F 9/35 H01L 29/78 IPC:

H01L 29/40 H01L 29/62 Expanded classicication: 422, 292, 449 Fixed keyword: RO11, RO96, RO97

Title of invention: Thin film transistor

Abstract:

SUMMARY:Because a gate electrode was made 3 layer structure in the thin film transistor that a gate electrode, an insulation film, a semiconductor film, a drain electrode and a source electrode were laminated sequentially//A short-circuit accident with the short-circuit accident of a gate electrode and a semiconductor film, a gate electrode, a source electrode and a drain electrode is dissolved. Reliability of this seed TFT improves. ( Automatic Translation )



Other Translation

⑩ 日本国特許庁(JP)

①実用新案出職公開

⊕ 公開実用新案公報(U) 昭62-34449

(int.Cl.4	識別記号	庁内整理番号	<b>④公開</b>	昭和62年(198	87) 2 月28日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 29/40 29/62	3 2 7	8422-5F 8205-2H 6810-5C 7638-5F 7638-5F	零查記	育求 未請求	(全 頁)

薄膜トランジスタ 図考案の名称

②実 顧 昭60-126657

の田 贈 昭60(1985)8月20日

守口市京阪本通2丁目18番地 三洋電機株式会社内 妹 尾 放考 案 者 守口市京阪本通2丁目18番地 三洋電機株式会社内 大 砂考 案 者

守口市京阪本通2丁目18番地 三洋電機株式会社 砂出 展 人

砂代 理 人 弁理士 西野 卓嗣 外1名

1

#### 明 細 書

- 3年の名称 薄膜トランジスタ
- 2. 実用新案登録請求の範囲
- 1) ゲート電極、絶縁膜、半導体膜、ドレイン 電極並びにソース電極が順次積層された薄膜トラ ンジスタに於いて、ゲート電極を3層構造とした 事を特徴とする薄膜トランジスタ。
- 3. 考案の詳細な説明
  - (イ) 産業上の利用分野

本発明は薄膜トランジスタ(TFTと称す)に 関し、特にアクテイブマトリクス型の液晶表示装 値のTETのゲート電極構造に関するものである。

四 従来の技術

アクテイブマトリクス型の液晶表示装置は、三 洋電機技報 V o L 1 6 , M 2 , 1 9 8 4 に示され ており、その構成は、第 2 図(a)の平面図及び同図 (b)の断面図に示す如く複数本のゲート電極(3)ライ ンとそれらと直交する複数本のドレイン電極(1)ラ イン及びそれらの交点にTETを形成して表示電 種を結合した基板に対向電極が相対しその間に液 晶を挟持する形をとる。又その作製手順は次のとおりである。例えばガラス基板(7)上にクロム、金等からなるゲート電極(3)を形成し、その上にナイトライド膜等の絶縁膜(5)を堆積した後、例えばアモルファスシリコン膜(4)を堆積しチャンネルのをおいていまこりム等でドレイン、ソース電極(1)(2)を、ITO等で表示電極(6)を形成し、さらにその上に図示しないが配向膜を付け、液晶、対向電極、フィルター、偏光板を組み合わせる。

斯る構成のTFTに於いては、そのゲート電極 (3)は詳しくは、下地/クロム層(31)上に導電率の高い 金層(32)が積層された2層構造をなしており、この(下地のクロム層(31)が金層(32)とガラス基板(7)との間の密着性が悪いという欠点を解消しているのである。

#### (4) 考案が解決しようとする問題点

しかしながら、上述の如きTFTのゲート電極 (3)構造では、その表面の金屬の2と絶縁膜(5)との間 での密着性が無くなり、絶縁膜(5)が剥離されてし

3

まう不都合があった。この事は、アモルフアスシリコン膜(4)とゲート電極(3)との間で不要な短絡が生じるばかりか、このアモルフアスシリコン膜(4)の欠落を招いて、ゲート電極(3)とソース電極(2)又はドレイン電極(1)との間での短絡事故が発生する惧れがあつた。

#### 仁) 問題点を解決するための手段

本考案のTFTはガラス基板と絶縁膜との層間 に設けられるゲート電極を3層構成としたもので ある。

#### 的 作 用

本考案のTFTによれば、ゲート電極の3層構成の中間層に導電率の高い物質を用い、その上下両層にこの中間層物質とガラス基板並びに絶縁膜とに対して共に密着性の良い物質を採用する事によりゲート電極自体及び絶縁膜の剥離現象が抑制される。

#### (~) 实施例

第1図に本考案のTFTの一実施例の断面図を示す。尚、同図の平面図は第2図(a)と同一である

ので省略している。同図のTFTは従来例と同様 にガラス基板(7)上にゲート電極(3)、絶縁膜(5)、ア モルフアスシリコン膜(4)、ドレイン電極(1)並びに ソース電極(2)を形成したものであり、このソース 領極(2)には表示電極(6)が結合されている。

斯る本考案实施例が第2図(a)の従来例と異なる所は、ゲート電極(3)の機配にあり、該電極(3)は下地のクロム層(3)と中間の金層(32)と上地のクロム層(33)とからなる3層構成となっている。

即ち、下地層(31)及び上地層(32)のクロムは一般的
に密着性の高い金属物質であり、この場合でも中
間層(32)の金、ガラス基板(7)のガラス、並びに絶縁
膜(5)のナイトライドとの密着性に秀れているので、
これ等各層が強固に結合され、この結果各層が剥
離すると云う不都合はない。

以上の説明に於いては、ゲート電極として、クロム・金・クロムのる層構造を示した。各層の金属材質はこれに限られる事なく、クロム・戯・クロムシるいはニッケル・金・ニッケル等が可能である。

5


#### (ト) 考案の効果

本考案のTFTはガラス基板と絶縁膜との劇問に設けられるゲート電極を3層構成の中間層に導電を3層構成の中間層に導電をの高い物質を用い、その上下両層にこの中間層物質とガラス基板並びに絶縁膜とに対して共に物質を採用する事によりゲート電極と半導体膜との短絡事故、あるいはゲート電極とソース電極並びにドレイン電極との短絡事故、あるいはゲート電極とソース電極並びにドレイン電極との短絡事故、あるいはゲート電極とソース電極並びにドレイン電極との短絡事故が解消され、この種TFTの信頼性が大巾に向上する。

#### 4. 図面の簡単な説明


第1凶は本著案のTFTの断面図、第2図(a)及び(b)は従来のTFTの平面図及び断面図である。


(1)…ドレイン電極、(2)…ソース電極、(3)(3)…ゲート電極、(4)…アモルフアスシリコン膜、(5)…絶 緑膜、(6)…爰示電極、(7)…ガラス基板、(31)(33)…ク ロム層、(32)…金層。



511 実開62-34449 出願入 三洋電機株式会社 代理人 弁理士 佐 野 静 夫







5 1 2 1 6 1 - 3 1 4 4 9 出願人 三洋電機株式会社代理人 弁理士 佐野 静 夫